针对美国“断供EDA”一事中的GAAFET究竟是什么？|栅极|漏极|fet|断供eda|场效应晶体管
- 发布日期：2025-01-03 18:56 点击次数：112 美国商务部工业与安全局（BIS）在联邦公报上披露了一项出口限制加码的临时最终决定，其中涉及半导体的出口管制包括：GAAFET结构集成电路所必需的EDA软件、金刚石和氧化镓为代表的超宽禁带半导体材料、燃气涡轮发动机使用的压力增益燃烧(PGC)等。图片来自：美国联邦公报需要特别注意的是：虽然作为“芯片之母”的EDA工具已经引起了社交媒体的广泛关注，但作为其中的关键限定词“GAAFET”则鲜为人知。接下来我们一同细细道来：本次管制法案中被特定提及的GAAFET究竟是什么？开宗明义，定义先行；GAAFET全称为：Gate-all-around Field Effect Transistor/Gate-all-around FET；中文名为：环绕栅极场效应晶体管。美国商务部原文件中提到：GAAFET是芯片制程突破3nm及以下技术节点的关键；这一技术方案由三星在2019年提出，目的就是为了解决鳍式场效晶体管（FinFET）结构在5nm以下制程时遇到的一系列问题。想要较为通俗的理解这个技术，首先我们先来讲解一下什么是FET（Field Effect Transistor，场效应晶体管）：FET示意图，来自：BYJU'S其实，所谓的晶体管是指一种等效于水龙头作用的电子器件：水龙头可以用来控制水流的大小以及开关，与之类似晶体管的作用是控制电流的大小与开关。这里面另外一个关键词是场效应，指的是这种对电流的控制是通过施加一个电场来实现的。其中，FET是晶体管的一种，通常所说的晶体管是指双极晶体管：场效应晶体管的工作方式是沟道中的多数载流子在电场作用下由源极向漏极作漂移运动，形成了漏极电流。FET有三个电极分别是栅极（ Gate ）、源极（ Source ）和漏极（ Drain ）。细分下去，FET按照结构可以分为结型FET ( Junction FET ) 和绝缘栅FET ( Metal Oxide Semiconductor FET )：一种是电流主要由多数载流子获取，因此是多数载流子器件。另一个是电流主要来自少数载流子的地方，因此被称为少数载流子器件。电子通过器件中的有源通道从源极流向漏极，欧姆接触将两个终端导体连接到半导体；源极端子和栅极之间有一个电位，沟道的电导率是它的函数。讲到这里，我们应该可以得出一个结论：源极到漏极之间电阻的大小是和栅极的长度成正比的。栅极越小，在同样的电压下能实现的电流也越大；这是决定晶体管性能的一个关键参数。所以，早期半导体芯片的技术节点往往是根据栅极的长度来命名的；就如之前所谓的10微米节点，指的就是栅极的长度最小为10微米。但自从GAAFET的上一代技术：FinFET出现之后，上述技术节点中的数字也就仅仅变成了一个营销代号：FinFET示意图，来自SemiWiki.comFinFET是由美籍华人科学家胡正明教授提出的：FinFET全称为Fin Field-Effect Transistor，中文名为：鳍式场效应晶体管；其中的Fin在构造上与鱼鳍非常相似，所以称为“鳍式”：FinFET是一种新的互补式金属氧半导体(CMOS)晶体管，源自于传统标准的晶体管—“场效晶体管”的一项创新设计。传统晶体管结构是平面的，但FinFET则被设计成类似鱼鳍的叉状3D架构：传统晶体管结构只能在闸门的一侧控制电路的接通与断开。但是在FinFET架构中：其不但支持电路的两侧控制电路的接通与断开，这种叉状3D架构也能改善电路控制和减少漏电流的同时让晶体管的闸长大幅度缩减。当然如果FinFET的工艺尺寸越来越小，特别是在5nm的节点以后，其中的短沟道效应也愈发明显：短沟道效应就是晶胞单元漏极到源极间距不断减小，栅极下部接触面积越来越小，栅极难以耗尽沟道载流子，其对沟道控制力不断减弱；因此，器件处于截止状态时漏电流会急剧增加，恶化其性能，静态功耗增加。换句话说，FinFET在5nm时代就已逼近极限，想生产更具能效比的3nm和2nm工艺，需要下一代晶体管技术救场。针对上述问题，GAAFET技术应运而生：GAAFET示意图，来自：Samsung microelectronics如图所示，GAAFET是一种比FinFET更复杂的晶体管结构：GAAFET结构的栅极在垂直方向被分成几个条带RibbonFET；在其沟道区域，大幅增强对载流子控制，从而实现更好性能，同时也更容易优化工艺。它的栅极可从各个侧面接触沟道并实现进一步微缩，就静电学而言它近乎完美；其阈值电压可以低至0.3V，3nm GAAFET较之3nm FinFET能以更低的待机功耗实现更好的开关效果。当然，GAAFET根据源极与漏极之间通道的长宽比不同，也可分为纳米线结构以及纳米片结构两种：在早期的研发中，包括IMEC和IBM等机构的早期工艺均采用的是纳米线结构。这是因为较高的长宽比很难控制纳米线与纳米线之间的刻蚀与薄膜生长。随着工艺的逐渐进步，台积电三星等众多厂商将会采用纳米片结构来实现更大的接触面积。综上所述，我们或许可以发现：适用于5nm以下的生产技术节点的GAAFET技术，对于国产EDA而言是不是过于遥远？实际上不光是针对国内，放眼全世界而言：GAAFET技术仍属于较为超前的技术。目前，三星3纳米技术将使用GAA结构，而台积电3纳米仍将使用FinFET结构，待2纳米才使用GAA结构。但，对于长期而言：这种单边的技术封锁对于我们国内的半导体产业的打击也十分突出。现在对于EDA禁令带来的影响不明显是因为：目前能够使用到如此先进工艺的场景相对有限。但是长远来看：随着国内半导体产业链的不断进步，我国势必要发展及走向更高的技术路线。值得一提的是，回望国外的EDA三大巨头：因为技术起步较早、大量并购等原因已经形成全流程EDA工具。如图所示，那么未来国内EDA市场将会如何？是一往如前的独自开发？还是会创立新的生态谋求合作共赢？作为国内的半导体人的我们应该都在期待.....本次的GAAFET我们就先讲到这儿~想了解更多半导体行业动态，请您持续关注我们。奇普乐®️将在每周，不定时更新~最后的最后，借用哈萨克族谚语：山水未来先筑堤，未到河边先脱靴。愿每一位半导体从业者可以——立根本，常眺望！
相关资讯